Circuit-level Hardening Against Multiple Faults: Combining Global TMR and Selective Hardening - Télécom Paris Accéder directement au contenu
Communication Dans Un Congrès Année : 2013

Circuit-level Hardening Against Multiple Faults: Combining Global TMR and Selective Hardening

Domaines

Micro et nanotechnologies/Microélectronique Electronique

TelecomParis HAL  : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-02286728

Soumis le : vendredi 13 septembre 2019-16:06:09

Dernière modification le : jeudi 15 février 2024-11:29:03

Fichier non déposé

Dates et versions

hal-02286728 , version 1 (13-09-2019)

Identifiants

  • HAL Id : hal-02286728 , version 1

Citer

Samuel Nascimento Pagliarini, Lirida Naviner, Jean-François Naviner. Circuit-level Hardening Against Multiple Faults: Combining Global TMR and Selective Hardening. Journées Nationales du Réseau Doctoral de Microélectronique, Jun 2013, Grenoble, France. ⟨hal-02286728⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INSTITUT-TELECOM CNRS PARISTECH LTCI COMELEC SSH
11 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More