Optimum NMOS/PMOS Imbalance for Energy Efficient Digital Circuits - Télécom Paris Accéder directement au contenu
Article Dans Une Revue IEEE Transactions on Circuits and Systems I: Regular Papers Année : 2017

Optimum NMOS/PMOS Imbalance for Energy Efficient Digital Circuits

Francisco Veirano
  • Fonction : Auteur
Lirida Naviner
Secure and Safe Hardware
Département Communications & Electronique
CV
Fernando Silveira

Domaines

Micro et nanotechnologies/Microélectronique Electronique

TelecomParis HAL  : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-02287635

Soumis le : vendredi 13 septembre 2019-17:10:00

Dernière modification le : jeudi 15 février 2024-11:29:03

Fichier non déposé

Dates et versions

hal-02287635 , version 1 (13-09-2019)

Identifiants

  • HAL Id : hal-02287635 , version 1

Citer

Francisco Veirano, Lirida Naviner, Fernando Silveira. Optimum NMOS/PMOS Imbalance for Energy Efficient Digital Circuits. IEEE Transactions on Circuits and Systems I: Regular Papers, 2017. ⟨hal-02287635⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INSTITUT-TELECOM PARISTECH UNIV-PARIS-SACLAY LTCI COMELEC SSH
27 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More