Procédé de Durcissement Logique par Partitionnement d'un Circuit Electronique - Archive ouverte HAL Access content directly
Patents Year : 2012
Not file

Dates and versions

hal-02412523 , version 1 (15-12-2019)

Identifiers

  • HAL Id : hal-02412523 , version 1

Cite

Gutemberg Gonçalves dos Santos Jr, Lirida Alves de Barros Naviner, Bastien Cousin, Gilles Deleuze, Laurent Crétinon. Procédé de Durcissement Logique par Partitionnement d'un Circuit Electronique. France, N° de brevet: 1261439. GG:BREVET-12. 2012, pp.21. ⟨hal-02412523⟩
13 View
0 Download

Share

Gmail Facebook Twitter LinkedIn More