Skip to Main content Skip to Navigation
Patents

Procédé de Durcissement Logique par Partitionnement d'un Circuit Electronique

Complete list of metadatas

https://hal.telecom-paris.fr/hal-02412523
Contributor : Telecomparis Hal <>
Submitted on : Sunday, December 15, 2019 - 3:36:12 PM
Last modification on : Friday, September 18, 2020 - 7:50:03 AM

Identifiers

  • HAL Id : hal-02412523, version 1

Collections

Citation

Gutemberg Gonçalves dos Santos Jr, Lirida Alves de Barros Naviner, Bastien Cousin, Gilles Deleuze, Laurent Crétinon. Procédé de Durcissement Logique par Partitionnement d'un Circuit Electronique. France, N° de brevet: 1261439. GG:BREVET-12. 2012, pp.21. ⟨hal-02412523⟩

Share

Metrics

Record views

14