 |
Patents
Procédé de Durcissement Logique par Partitionnement d'un Circuit Electronique
Gutemberg Gonçalves dos Santos Jr
Lirida Alves de Barros Naviner
1, 2
Bastien Cousin
Gilles Deleuze
Laurent Crétinon
Lirida Alves de Barros Naviner 1, 2
Author IdHAL : lirida-naviner
Bastien Cousin
Author
Gilles Deleuze
Author
Laurent Crétinon
Author
1
SSH - Secure and Safe Hardware (Télécom Paris 19 Place Marguerite Perey 91120 Palaiseau - France)
- LTCI - Laboratoire Traitement et Communication de l'Information (Télécom Paris 19 Place Marguerite Perey 91120 PALAISEAU - France)
- IMT - Institut Mines-Télécom [Paris] (37-39 Rue Dareau, 75014 Paris - France)
- Télécom Paris (19 Place Marguerite Perey 91120 Palaiseau - France)
2
COMELEC - Département Communications & Electronique (46, rue Barrault
75013 Paris - France)
- Télécom ParisTech (46 rue Barrault 75634 Paris Cedex 13 - France)
Document type :
Patents
Complete list of metadata
https://hal.telecom-paris.fr/hal-02412523
Contributor : Telecomparis Hal <>
Submitted on : Sunday, December 15, 2019 - 3:36:12 PM
Last modification on : Tuesday, September 21, 2021 - 2:16:05 PM
Contributor : Telecomparis Hal <>
Submitted on : Sunday, December 15, 2019 - 3:36:12 PM
Last modification on : Tuesday, September 21, 2021 - 2:16:05 PM
Identifiers
- HAL Id : hal-02412523, version 1
Collections
PARISTECH | COMELEC | SSH | LTCI | INSTITUT-TELECOM
Citation
Gutemberg Gonçalves dos Santos Jr, Lirida Alves de Barros Naviner, Bastien Cousin, Gilles Deleuze, Laurent Crétinon. Procédé de Durcissement Logique par Partitionnement d'un Circuit Electronique. France, N° de brevet: 1261439. GG:BREVET-12. 2012, pp.21. ⟨hal-02412523⟩
Metrics
Record views