A 1 V 65 nm CMOS reconfigurable time interleaved high pass &#x03A3;&#x0394; ADC

Chadi Jabbour; David Camarero; van Tam Nguyen; Patrick Loumeau

doi:10.1109/ISCAS.2009.5118066

Communication Dans Un Congrès Année : 2009

A 1 V 65 nm CMOS reconfigurable time interleaved high pass ΣΔ ADC

(1) , , ,

1

Chadi Jabbour

Fonction : Auteur
PersonId : 177042
IdHAL : chadi-jabbour

Télécom Paris

CV

David Camarero

Fonction : Auteur

van Tam Nguyen

Fonction : Auteur
PersonId : 1145998

Patrick Loumeau

Fonction : Auteur
PersonId : 1362888
IdRef : 078199026

Domaines

Sciences de l'ingénieur [physics]

Chadi Jabbour : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-03591876

Soumis le : lundi 28 février 2022-20:43:30

Dernière modification le : mardi 12 mars 2024-15:20:48

Dates et versions

hal-03591876 , version 1 (28-02-2022)

Identifiants

HAL Id : hal-03591876 , version 1
DOI : 10.1109/ISCAS.2009.5118066

Citer

Chadi Jabbour, David Camarero, van Tam Nguyen, Patrick Loumeau. A 1 V 65 nm CMOS reconfigurable time interleaved high pass ΣΔ ADC. 2009 IEEE International Symposium on Circuits and Systems - ISCAS 2009, May 2009, Taipei, France. pp.1557-1560, ⟨10.1109/ISCAS.2009.5118066⟩. ⟨hal-03591876⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INSTITUT-TELECOM PARISTECH

8 Consultations

0 Téléchargements