A 65nm CMOS EDGE/UMTS/WLAN tri-mode four-channel time-interleaved ΣΔ ADC - Télécom Paris Accéder directement au contenu
Communication Dans Un Congrès Année : 2009

A 65nm CMOS EDGE/UMTS/WLAN tri-mode four-channel time-interleaved ΣΔ ADC

Domaines

Sciences de l'ingénieur [physics]

Chadi Jabbour  : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-03591973

Soumis le : mardi 1 mars 2022-00:30:21

Dernière modification le : mardi 12 mars 2024-15:20:48

Fichier non déposé

Dates et versions

hal-03591973 , version 1 (01-03-2022)

Identifiants

Citer

Hussein Fakhoury, Chadi Jabbour, Hasham Khushk, van Tam Nguyen, Patrick Loumeau. A 65nm CMOS EDGE/UMTS/WLAN tri-mode four-channel time-interleaved ΣΔ ADC. 2009 Joint IEEE North-East Workshop on Circuits and Systems and TAISA Conference (NEWCAS-TAISA), Jun 2009, Toulouse, France. pp.1-4, ⟨10.1109/NEWCAS.2009.5290508⟩. ⟨hal-03591973⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

INSTITUT-TELECOM CNRS PARISTECH LTCI COMELEC C2S-CIRCUITS
17 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More